Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/12696
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica |
---|---|
dc.contributor | Universitat Politècnica de Catalunya. QINE - Disseny de Baix Consum, Test, Verificació i Circuits Integrats de Seguretat |
dc.contributor.author | Arumi Delgado, Daniel |
dc.contributor.author | Rodríguez Montañés, Rosa |
dc.contributor.author | Figueras Pàmies, Joan |
dc.contributor.author | Eichenberger, Stefan |
dc.contributor.author | Hora, Camelia |
dc.contributor.author | Kruseman, Bram |
dc.date | 2011-06 |
dc.identifier.citation | 1063-8210 |
dc.identifier.citation | 10.1109/TVLSI.2010.2077315 |
dc.identifier.uri | http://hdl.handle.net/2117/12696 |
dc.language.iso | eng |
dc.rights | info:eu-repo/semantics/openAccess |
dc.subject | Àrees temàtiques de la UPC::Enginyeria electrònica |
dc.subject | Metal oxide semiconductors, Complementary |
dc.subject | Metall-òxid-semiconductors complementaris |
dc.title | Gate leakage impact on full open defects in interconnect lines |
dc.type | info:eu-repo/semantics/submittedVersion |
dc.type | info:eu-repo/semantics/article |
dc.description.abstract | |
dc.description.abstract |