Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/20118

Impact of gate tunnelling leakage on CMOS circuits with full open defects
Rodríguez Montañés, Rosa; Arumi Delgado, Daniel; Figueras Pàmies, Joan; Eichenberger, S.; Hora, Camelia; Kruseman, B.
Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica; Universitat Politècnica de Catalunya. QINE - Disseny de Baix Consum, Test, Verificació i Tolerància a Fallades
Àrees temàtiques de la UPC::Enginyeria electrònica::Microelectrònica::Circuits integrats
Metal oxide semiconductors, Complementary
CMOS integrated circuits
Circuits integrats -- CMOS -- Disseny i construcció
info:eu-repo/semantics/publishedVersion
Artículo
Institution of Electrical Engineers
         

Mostrar el registro completo del ítem

Documentos relacionados

Otros documentos del mismo autor/a

Rodríguez Montañés, Rosa; Arumi Delgado, Daniel; Figueras Pàmies, Joan; Eichenberger, Stefan; Hora, Camelia; Kruseman, Bram; Lousberg, M.; Majhi, A.K.
Arumi Delgado, Daniel; Rodríguez Montañés, Rosa; Figueras Pàmies, Joan; Eichenberger, Stefan; Hora, Camelia; Kruseman, Bram
Arumi Delgado, Daniel; Rodríguez Montañés, Rosa; Figueras Pàmies, Joan
Rodríguez Montañés, Rosa; Arumi Delgado, Daniel; Manich Bou, Salvador; Figueras Pàmies, Joan; Di Carlo, Stefano; Prinetto, Paolo; Scionti, Alberto
Rodríguez Montañés, Rosa; Arumi Delgado, Daniel; Figueras Pàmies, Joan