Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/10159

An hybrid eDRAM/SRAM macrocell to implement first-level data caches
Valero, Alejandro; Sahuquillo, Julio; Petit, Salvador; Lorente, Vicente; Canal Corretger, Ramon; López, Pedro; Duato, José
Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors
Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors
Computer storage devices
Static and dynamic memory cells
Retention time
Leakage current
Ordinadors -- Memòries
info:eu-repo/semantics/publishedVersion
info:eu-repo/semantics/conferenceObject
Association for Computing Machinery (ACM)
         

Mostrar el registro completo del ítem

Documentos relacionados

Otros documentos del mismo autor/a

Lorente, Vicente; Valero, Alejandro; Sahuquillo, Julio; Petit, Salvador; Canal Corretger, Ramon; López, Pedro; Duato, José
Subirats, Marina; López, Pedro; Sánchez i Miret, Cristina
Amat Bertran, Esteve; García Almudéver, Carmen; Aymerich Capdevila, Nivard; Canal Corretger, Ramon; Rubio Sola, Jose Antonio
Jing, Naifeng; Shen, Yao; Lu, Yao; Ganapathy, Shrikanth; Mao, Zhigang; Guo, Minyi; Canal Corretger, Ramon; Liang, Xiaoyao
Ganapathy, Shrikanth; Canal Corretger, Ramon; González Colás, Antonio María; Rubio Sola, Jose Antonio