To access the full text documents, please follow this link: http://hdl.handle.net/2117/25262
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica |
---|---|
dc.contributor | Universitat Politècnica de Catalunya. HIPICS - Grup de Circuits i Sistemes Integrats d'Altes Prestacions |
dc.contributor.author | Pouyan, Peyman |
dc.contributor.author | Amat Bertran, Esteve |
dc.contributor.author | Rubio Sola, Jose Antonio |
dc.date | 2014 |
dc.identifier.citation | Pouyan, P.; Amat, Esteve; Rubio, A. Adaptive proactive reconfiguration: a technique for process variability and aging aware SRAM cache design. "IEEE transactions on very large scale integration (VLSI) systems", 2014. |
dc.identifier.citation | 1063-8210 |
dc.identifier.citation | 10.1109/TVLSI.2014.2355873 |
dc.identifier.uri | http://hdl.handle.net/2117/25262 |
dc.language.iso | eng |
dc.rights | info:eu-repo/semantics/openAccess |
dc.subject | Àrees temàtiques de la UPC::Enginyeria electrònica::Circuits electrònics |
dc.subject | Àrees temàtiques de la UPC::Enginyeria electrònica::Microelectrònica |
dc.subject | Random access memory |
dc.subject | Memòria d'accés aleatori |
dc.title | Adaptive proactive reconfiguration: a technique for process variability and aging aware SRAM cache design |
dc.type | info:eu-repo/semantics/submittedVersion |
dc.type | info:eu-repo/semantics/article |
dc.description.abstract | |
dc.description.abstract |