Title:
|
Systolic implementation for deconvolution iterative algorithm
|
Author:
|
Navarro Guerrero, Juan José; Casares Giner, Vicente
|
Other authors:
|
Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Facultat d'Informàtica de Barcelona; Escola Tècnica Superior d'Enginyeria de Telecomunicació de Barcelona; Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions |
Abstract:
|
Systolic architectures implement regular algorithms in hardware, in order to obtain high computational throughput. In this paper we provide a modular architecture for a deconvolution iterative algorithm. The basic module is a systolic array which implement one iteration of the algorithm recentley proposed in 1. The algorithm is a generalization of the method to invert non singular polynomial transfer function, previously publoshed in 2. The basic systoloc module can be repeteadly concatenated in such a way that can be used in real time applications. |
Subject(s):
|
-Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors::Arquitectures paral·leles -Systolic array circuits -Parallel processing (Electronic computers) -Processament en paral·lel (Ordinadors) |
Rights:
|
|
Document type:
|
Article - Published version Report |
Share:
|
|