To access the full text documents, please follow this link: http://hdl.handle.net/2117/27190

Framework for economical error recovery in embedded cores
Upasani, Gaurang; Vera, Xavier; González Colás, Antonio María
Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors
Àrees temàtiques de la UPC::Enginyeria electrònica::Microelectrònica::Circuits integrats
Àrees temàtiques de la UPC::Informàtica::Sistemes d'informació::Emmagatzematge i recuperació de la informació
Embedded computer systems
Memory management (Computer science)
Acoustics
Budget control
Error detection
Transistors
Chip multi-processors (CMPs)
Exponential growth rates
Lower voltages
On-chip transistors
Scalable architectures
Shrinking feature sizes
Transient errors
Wave detectors
Embedded systems
Sistemes incrustats (Informàtica)
Gestió de memòria (Informàtica)
Attribution-NonCommercial-NoDerivs 3.0 Spain
http://creativecommons.org/licenses/by-nc-nd/3.0/es/
info:eu-repo/semantics/publishedVersion
info:eu-repo/semantics/conferenceObject
Institute of Electrical and Electronics Engineers (IEEE)
         

Show full item record

Related documents

Other documents of the same author

Upasani, Gaurang; Vera, Xavier; González Colás, Antonio María
Upasani, Gaurang; Vera, Xavier; González Colás, Antonio María
Upasani, Gaurang; Vera, Xavier; González Colás, Antonio María
Upasani, Gaurang; Vera Rivera, Francisco Javier; González Colás, Antonio María
 

Coordination

 

Supporters