Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/16283
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
---|---|
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica |
dc.contributor | Universitat Politècnica de Catalunya. HIPICS - Grup de Circuits i Sistemes Integrats d'Altes Prestacions |
dc.contributor | Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors |
dc.contributor.author | Canal Corretger, Ramon |
dc.contributor.author | Rubio Sola, Jose Antonio |
dc.contributor.author | ASenov, Asen |
dc.contributor.author | Brown, Andrew |
dc.contributor.author | Miranda, Miguel |
dc.contributor.author | Zuber, Paul |
dc.contributor.author | González Colás, Antonio María |
dc.contributor.author | Vera Rivera, Francisco Javier |
dc.date | 2011-12-22 |
dc.identifier.citation | Canal, R. [et al.]. TRAMS Project: variability and reliability of SRAM memories in sub-22nm bulk-CMOS technologies. "Procedia Computer Science", 22 Desembre 2011, vol. 7, p. 148-149. |
dc.identifier.citation | 1877-0509 |
dc.identifier.citation | 10.1016/j.procs.2011.09.010 |
dc.identifier.uri | http://hdl.handle.net/2117/16283 |
dc.language.iso | eng |
dc.publisher | Elsevier |
dc.relation | http://dx.doi.org/10.1016/j.procs.2011.09.010 |
dc.rights | info:eu-repo/semantics/openAccess |
dc.subject | Àrees temàtiques de la UPC::Enginyeria electrònica::Microelectrònica::Circuits integrats |
dc.subject | Nanotechnology |
dc.subject | Electrònica |
dc.subject | Circuits integrats |
dc.title | TRAMS Project: variability and reliability of SRAM memories in sub-22nm bulk-CMOS technologies |
dc.type | info:eu-repo/semantics/publishedVersion |
dc.type | info:eu-repo/semantics/article |
dc.description.abstract | |
dc.description.abstract |