Topic 7: parallel computer architecture and instruction level parallelism

Inici | Què és? | Contacte

English | Castellano

Consultar RECERCAT

Per comunitats i
col·leccions Per data Per autors Per títols Per matèries

Consultar col·lecció

Per data Per autors Per títols Per matèries

Estadístiques

Del document Tot RECERCAT

El meu RECERCAT

Entrar Alertes per correu-e

Directori d’altres repositoris

Pàgina inicial del RECERCAT > Universitat Politècnica de Catalunya > Documents de recerca > Visualitza document

Per accedir als documents amb el text complet, si us plau, seguiu el següent enllaç: http://hdl.handle.net/2117/28412

dc.contributor	Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors
dc.contributor	Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions
dc.contributor.author	Ayguadé Parra, Eduard
dc.contributor.author	Wolfgang, Kark
dc.contributor.author	De Bosschere, Koen
dc.contributor.author	Francois, Jean Collard
dc.date	2006-09
dc.identifier.citation	Ayguade, E. [et al.]. Topic 7: parallel computer architecture and instruction level parallelism. "Lecture notes in computer science", Setembre 2006, vol. 1, núm. 4128, p. 459.
dc.identifier.citation	0302-9743
dc.identifier.citation	10.1007/11823285_47
dc.identifier.uri	http://hdl.handle.net/2117/28412
dc.language.iso	eng
dc.relation	http://link.springer.com/chapter/10.1007%2F11823285_47
dc.rights	Attribution-NonCommercial-NoDerivs 3.0 Spain
dc.rights	info:eu-repo/semantics/openAccess
dc.rights	http://creativecommons.org/licenses/by-nc-nd/3.0/es/
dc.subject	Àrees temàtiques de la UPC::Informàtica
dc.subject	Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors::Arquitectures paral·leles
dc.subject	Parallel programming (Computer science)
dc.subject	Programació en paral·lel (Informàtica)
dc.title	Topic 7: parallel computer architecture and instruction level parallelism
dc.type	info:eu-repo/semantics/publishedVersion
dc.type	info:eu-repo/semantics/article
dc.description.abstract	We welcome you to the two Parallel Computer Architecture and Instruction Level Parallelism sessions of Euro-Par 2006 conference being held in Dresden, Germany. The call for papers for this Euro-Par topic area sought papers on all hardware/software aspects of parallel computer architecture, processor architecture and microarchitecture. This year 12 papers were submitted to this topic area. Among the submissions, 5 papers were accepted as full papers for the conference (41% acceptance rate).
dc.description.abstract	Peer Reviewed

Mostra el registre simple del document

Documents relacionats

Altres documents del mateix autor/a

Memory controller for vector processor

Hussain, Tassadaq; Palomar, Oscar; Unsal, Osman Sabri; Cristal Kestelman, Adrián; Ayguadé Parra, Eduard

PMSS: a programmable memory system and scheduler for complex memory patterns

Hussain, Tassadaq; Haider, Amna; Ayguadé Parra, Eduard

A data flow language to develop high performance computing DSLs

Fernandez, Alejandro; Berltran, Vicenç; Mateo, Sergi; Patejko, Thomas; Ayguadé Parra, Eduard

AMMC: advance multi-core memory controller

Hussain, Tassadaq; Palomar Pérez, Óscar; Unsal, Osman Sabri; Cristal Kestelman, Adrián; Ayguadé Parra, Eduard; Valero Cortés, Mateo

ALOJA: a systematic study of Hadoop deployment variables to enable automated characterization of cost-effectiveness

Poggi Mastrokalo, Nicolas; Carrera Pérez, David; Call, Aaron; Mendoza, Sergio; Becerra Fontal, Yolanda; Torres Viñals, Jordi; Ayguadé Parra, Eduard; Gagliardi, Fabrizio; Labarta Mancho, Jesús José; Reinauer, Rob; Vujic, Nikola; Green, Daron; Blakeley, Jose

Accessibilitat | Avís legal | Política de Cookies | Documents d'ús intern

Coordinació

Patrocini