To access the full text documents, please follow this link: http://hdl.handle.net/2099.1/15846

A Simulation framework for hierarchical Network-on-Chip systems
San Pedro Martín, Javier de
Universitat Politècnica de Catalunya. Departament de Llenguatges i Sistemes Informàtics; Carmona Vargas, Josep; Cortadella Fortuny, Jordi
Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors::Arquitectures paral·leles
Multiprocessors
Networks on a chip
Multiprocessadors
Sistemes incrustats (Informàtica)
Attribution-NonCommercial-ShareAlike 3.0 Spain
http://creativecommons.org/licenses/by-nc-sa/3.0/es/
info:eu-repo/semantics/masterThesis
Universitat Politècnica de Catalunya
         

Show full item record

Related documents

Other documents of the same author

Cortadella Fortuny, Jordi; San Pedro Martín, Javier de; Nikitin, Nikita; Petit Silvestre, Jordi
San Pedro Martín, Javier de; Nikitin, Nikita; Cortadella Fortuny, Jordi; Petit Silvestre, Jordi
Nikitin, Nikita; San Pedro Martín, Javier de; Cortadella Fortuny, Jordi
 

Coordination

 

Supporters