Per accedir als documents amb el text complet, si us plau, seguiu el següent enllaç: http://hdl.handle.net/2117/133434
dc.contributor | Universitat Politècnica de Catalunya. Departament de Ciències de la Computació |
---|---|
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
dc.contributor | Universitat Politècnica de Catalunya. ALBCOM - Algorismia, Bioinformàtica, Complexitat i Mètodes Formals |
dc.contributor | Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions |
dc.contributor.author | Carmona Vargas, Josep |
dc.contributor.author | Cortadella, Jordi |
dc.contributor.author | Pastor Llorens, Enric |
dc.date | 2001 |
dc.identifier.citation | Carmona, J.; Cortadella, J.; Pastor, E. A structural encoding technique for the synthesis of asynchronous circuits. A: International Conference on Application of Concurrency to System Design. "Second International Conference on Application of Concurrency to System Design, 25-29 June 2001, Newcastle upon Tyne, UK: proceedings". Institute of Electrical and Electronics Engineers (IEEE), 2001, p. 157-166. |
dc.identifier.citation | 0-7695-1071-X |
dc.identifier.citation | 10.1109/CSD.2001.981773 |
dc.identifier.uri | http://hdl.handle.net/2117/133434 |
dc.language.iso | eng |
dc.publisher | Institute of Electrical and Electronics Engineers (IEEE) |
dc.relation | https://ieeexplore.ieee.org/document/981773 |
dc.rights | info:eu-repo/semantics/openAccess |
dc.subject | Àrees temàtiques de la UPC::Enginyeria electrònica::Microelectrònica::Circuits integrats |
dc.subject | Asynchronous circuits |
dc.subject | Petri nets |
dc.subject | Logic design |
dc.subject | Encoding |
dc.subject | Circuit synthesis |
dc.subject | Control system synthesis |
dc.subject | State-space methods |
dc.subject | Hardware design languages |
dc.subject | Clocks |
dc.subject | Automatic control |
dc.subject | Minimization |
dc.subject | Explosions |
dc.subject | Circuits asíncrons |
dc.subject | Petri, Xarxes de |
dc.subject | Estructura lògica |
dc.title | A structural encoding technique for the synthesis of asynchronous circuits |
dc.type | info:eu-repo/semantics/publishedVersion |
dc.type | info:eu-repo/semantics/conferenceObject |
dc.description.abstract | |
dc.description.abstract |