To access the full text documents, please follow this link: http://hdl.handle.net/2117/114163
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
---|---|
dc.contributor | Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions |
dc.contributor.author | Ferrerón, Alexandra |
dc.contributor.author | Alastruey, Jesús |
dc.contributor.author | Suárez Gracía, Dario |
dc.contributor.author | Monreal Arnal, Teresa |
dc.contributor.author | Ibáñez Marín, Pablo Enrique |
dc.contributor.author | Viñals Yúfera, Víctor |
dc.date | 2016 |
dc.identifier.citation | Ferrerón, A., Alastruey, J., Suárez, D., Monreal, T., Ibáñez , P., Viñals, V. Gestión de contenidos en caches operando a bajo voltaje. A: Jornadas de Paralelismo. "XXVI Jornadas de Paralelismo (JP2016): Salamanca, 14-16 septiembre: actas". Salamanca: 2016, p. 497-506. |
dc.identifier.citation | 978-84-9012-626-4 |
dc.identifier.uri | http://hdl.handle.net/2117/114163 |
dc.language.iso | spa |
dc.rights | info:eu-repo/semantics/openAccess |
dc.subject | Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors::Arquitectures paral·leles |
dc.subject | Fault-tolerant computing |
dc.subject | Cache memory |
dc.subject | Microprocessors |
dc.subject | Computación cerca de la tensión umbral |
dc.subject | Tolerancia a fallos |
dc.subject | Gestión de contenidos en LLC |
dc.subject | Tolerància als errors (Informàtica) |
dc.subject | Memòria ràpida de treball (Informàtica) |
dc.subject | Microprocessadors |
dc.title | Gestión de contenidos en caches operando a bajo voltaje |
dc.type | info:eu-repo/semantics/submittedVersion |
dc.type | info:eu-repo/semantics/conferenceObject |
dc.description.abstract | |
dc.description.abstract |