Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/114160
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
---|---|
dc.contributor | Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions |
dc.contributor.author | Suárez Gracía, Dario |
dc.contributor.author | Monreal Arnal, Teresa |
dc.contributor.author | Viñals Yúfera, Víctor |
dc.date | 2011 |
dc.identifier.citation | Suárez, D., Monreal, T., Viñals, V. A comparison of cache hierarchies for SMT processors. A: Jornadas de Paralelismo. "XXII Jornadas de Paralelismo: La Laguna, 7-9 septiembre 2011: actas". La Laguna, Tenerife: Universidad de La Laguna. Servicio de Publicaciones, 2011, p. 563-568. |
dc.identifier.citation | 978-84-694-1791-1 |
dc.identifier.uri | http://hdl.handle.net/2117/114160 |
dc.language.iso | eng |
dc.publisher | Universidad de La Laguna. Servicio de Publicaciones |
dc.rights | info:eu-repo/semantics/openAccess |
dc.subject | Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors::Arquitectures paral·leles |
dc.subject | Cache memory |
dc.subject | Simultaneous multithreading processors |
dc.subject | Microprocessors |
dc.subject | Cache hierarcy |
dc.subject | Multithreading |
dc.subject | Simulation |
dc.subject | Sampling |
dc.subject | NUCA |
dc.subject | Memòria ràpida de treball (Informàtica) |
dc.subject | Microprocessadors |
dc.title | A comparison of cache hierarchies for SMT processors |
dc.type | info:eu-repo/semantics/submittedVersion |
dc.type | info:eu-repo/semantics/conferenceObject |
dc.description.abstract | |
dc.description.abstract |