To access the full text documents, please follow this link: http://hdl.handle.net/2117/102820
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
---|---|
dc.contributor | Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions |
dc.contributor.author | Santana Jaria, Oliverio J. |
dc.contributor.author | Ramírez Bellido, Alejandro |
dc.contributor.author | Valero Cortés, Mateo |
dc.date | 2007-10 |
dc.identifier.citation | Santana, O., Ramírez, A., Valero, M. Enlarging instruction streams. "IEEE transactions on computers", Octubre 2007, vol. 56, núm. 10, p. 1342-1357. |
dc.identifier.citation | 0018-9340 |
dc.identifier.citation | 10.1109/TC.2007.70742 |
dc.identifier.uri | http://hdl.handle.net/2117/102820 |
dc.language.iso | eng |
dc.relation | http://ieeexplore.ieee.org/document/4302707/ |
dc.rights | info:eu-repo/semantics/openAccess |
dc.subject | Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors |
dc.subject | Compilers (Computer programs) |
dc.subject | Multiprocessors |
dc.subject | Parallel processing (Electronic computers) |
dc.subject | Superscalar processor design |
dc.subject | Instruction fetch |
dc.subject | Branch prediction |
dc.subject | Access latency |
dc.subject | Code optimization |
dc.subject | Compiladors (Programes d'ordinador) |
dc.subject | Multiprocessadors |
dc.subject | Programació en paral·lel (Informàtica) |
dc.title | Enlarging instruction streams |
dc.type | info:eu-repo/semantics/publishedVersion |
dc.type | info:eu-repo/semantics/article |
dc.description.abstract | |
dc.description.abstract |