To access the full text documents, please follow this link: http://hdl.handle.net/2117/100264
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica |
---|---|
dc.contributor | Madrenas Boadas, Jordi |
dc.contributor | Zapata Rodríguez, Mireya Patricia |
dc.contributor.author | Juan Moreno, Sergi |
dc.date | 2017-01 |
dc.identifier.citation | ETSETB-230.122192 |
dc.identifier.uri | http://hdl.handle.net/2117/100264 |
dc.language.iso | eng |
dc.publisher | Universitat Politècnica de Catalunya |
dc.rights | info:eu-repo/semantics/openAccess |
dc.subject | Àrees temàtiques de la UPC::Enginyeria electrònica |
dc.subject | Electronic circuit design |
dc.subject | Neural networks (Computer science) |
dc.subject | Parallel processing (Electronic computers) |
dc.subject | FPGA |
dc.subject | SNN |
dc.subject | Neural Networks |
dc.subject | Microprocessors |
dc.subject | Parallel Processing |
dc.subject | Digital Electronics |
dc.subject | Logic Circuits |
dc.subject | Redes Neuronales |
dc.subject | Microprocessadores |
dc.subject | Procesamiento en paralelo |
dc.subject | Electrónica digital |
dc.subject | Circuitos lógicos |
dc.subject | Electrònica digital |
dc.subject | VHDL (Llenguatge de descripció de hardware) |
dc.subject | Microprocessadors |
dc.subject | Circuits electrònics -- Disseny i construcció |
dc.subject | Xarxes neuronals (Informàtica) |
dc.subject | Processament en paral·lel (Ordinadors) |
dc.title | Implementation of a multiprocessor array for spiking neural network emulation on FPGA |
dc.type | info:eu-repo/semantics/bachelorThesis |