dc.contributor |
Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
dc.contributor |
Monreal Arnal, Teresa |
dc.contributor |
Álvarez Martí, Lluc |
dc.contributor |
Moreto Planas, Miquel |
dc.contributor.author |
López Paradís, Guillem |
dc.date |
2017-01 |
dc.identifier.citation |
122073 |
dc.identifier.uri |
http://hdl.handle.net/2117/100289 |
dc.language.iso |
eng |
dc.publisher |
Universitat Politècnica de Catalunya |
dc.rights |
info:eu-repo/semantics/openAccess |
dc.subject |
Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors |
dc.subject |
Computer architecture |
dc.subject |
Microprocessors |
dc.subject |
Parallel programming (Computer science) |
dc.subject |
Ramulator |
dc.subject |
TaskSim |
dc.subject |
Simuladors |
dc.subject |
DRAM |
dc.subject |
Multinucli |
dc.subject |
Simulators |
dc.subject |
Multicore |
dc.subject |
Arquitectura d'ordinadors |
dc.subject |
Microprocessadors |
dc.subject |
Programació en paral·lel (Informàtica) |
dc.title |
Evaluating the impact of future memory technologies in the design of multicore processors |
dc.type |
info:eu-repo/semantics/bachelorThesis |
dc.description.abstract |
"It’s the Memory, Stupid!"
In 1996, Richard Sites, one of the fathers of Computer Architecture and lead designer
of the DEC alpha, wrote a paper [36] with the title above. In that paper he realized that the
only important design issue for microprocessors in the next decade would be the memory
subsystems design.
After more than a decade later, the community of researchers started to digest and
internalize this quote. Now, after more than two decades, it can be said that a lot of progress
has been done since 1996 but the expectations of the enormous data sets that software is
going to handle in the followings years tells that more aggressive designs are needed.
Another reason new memory technologies are needed is because of the multicore architecture
which has increased the required memory bandwidth. This architecture completely
extended across the main computer sectors was the result of continuing the Moore’s law in
exchange of adding more difficulties for software and hardware developers.
All of this has promoted this project. First, it has been decided to create a bridge of
the state of the art DRAM simulator Ramulator [30] with the micro-architecture simulator
TaskSim [34]. Once the bridge has been completed, the second goal of this project has
been to make an evaluation of the impact of the current and future memory technologies in
multicore architectures.
As a first approach, this new infrastructure has been used to evaluate the behavior of
several parallel applications concluding that the execution time of the applications varies
significantly across different memory technologies which even increase the differences while
simulating different processors. The doubtless winner among all the memory technologies
evaluated has been HBM which in some cases has achieved the best expected memory cycle
response time. |
dc.description.abstract |
"És la Memòria, Estúpid!"
El 1996, Richard Sites, un dels pares de l’Arquitectura de Computadors i dissenyador
principal del DEC Alpha, va escriure un article [36] amb el títol anterior. En aquest article es
va adonar que l’única qüestió important per al disseny de microprocessadors en la dècada
següent seria el disseny de subsistemes de memòria.
Després de més d’una dècada, la comunitat d’investigadors va començar a digerir i
assimilar aquesta cita. Ara, després de més de dues dècades, es pot dir que un gran progrés
s’ha fet des de 1996, però les expectatives dels enormes conjunts de dades que el software
utilitzarà en els següents anys indica que es necessiten dissenys més agressius.
Una altra raó per el qual es necessiten noves tecnologies de memòria és degut a les
arquitectures multinucli que augmenten l’ample de banda de memòria requerit. Aquesta
arquitectura completament estesa a través dels sectors principals va ser el resultat de seguir la
llei de Moore a canvi d’afegir més dificultats per als desenvolupadors de software i hardware.
Tot això ha promogut aquest projecte. En primer lloc, s’ha decidit crear un pont sobre el
capdavanter simulador de DRAM Ramulator [30] amb un de micro-arquitectura TaskSim
[34]. Una vegada que s’ha completat el pont, el segon objectiu d’aquest projecte ha estat fer
una avaluació de l’impacte de les tecnologies de memòria actuals i futures en les arquitectures
multinucli.
Com a primera aproximació, s’ha utilitzat aquesta nova infraestructura per avaluar
el comportament de diverses aplicacions paral·leles arribant a la conclusió que el temps
d’execució de les aplicacions varia significativament entre diferents tecnologies de memòria,
que fins i tot augmenten les diferències amb la simulació de diferents processadors. El
guanyador, sens dubte, entre totes les tecnologies de memòria ha estat HBM que en alguns
casos ha aconseguit el millor temps de cicle de memòria esperat. |
dc.description.abstract |
"Es la Memoria, Estupido!"
En 1996, Richard Sites, uno de los padres de la Arquitectura de Computadores y diseñador
principal del DEC alpha, escribió un artículo [36] con el título anterior. En ese artículo se
dio cuenta de que el único problema de diseño importante para los microprocesadores en la
próxima década sería el diseño del subsistema de memoria.
Una década más tarde, la comunidad de investigadores comenzó a digerir e interiorizar
esta cita. Ahora, después de más de dos décadas, se puede decir que se han hecho muchos
progresos desde 1996, pero las expectativas de los enormes conjuntos de datos que el software
va a manejar en los próximos años indican que se necesitan diseños más agresivos.
Otra razón por la que se necesitan nuevas tecnologías de memoria es debido a la arquitectura
multinúcleo que aumenta el ancho de banda de memoria requerido. Esta arquitectura
completamente extendida a través de los principales sectores fue el resultado de continuar
la ley de Moore a cambio de añadir más dificultades para los desarrolladores de software y
hardware.
Todo esto ha promovido este proyecto. En primer lugar, se ha decidido crear un puente
entre el potente simulador de DRAM Ramulator [30] con uno de micro-arquitecura TaskSim
[34]. Una vez que el puente se ha completado, el segundo objetivo de este proyecto ha
sido hacer una evaluación del impacto de las tecnologías de memoria actuales y futuras en
arquitecturas multinúcleo.
Como primera aproximación, se ha utilizado esta nueva infraestructura para evaluar
varias aplicaciones paralelas llegando a la conclusión de que el tiempo de ejecución de
las aplicaciones varía significativamente entre las diferentes tecnologías de memoria y que
incluso aumentan las diferencias al simular diferentes procesadores. El ganador sin duda
entre todas las tecnologías de memoria evaluadas ha sido HBM que en algunos casos ha
logrado el mejor tiempo de ciclo de memoria de respuesta esperado. |