Uno de los parámetros causante de una disminuación potencial de la eficiencia de un sistema multiprocesador es el tiempo de respuesta del subsistemas de memoria. En este trabajo se presentan diversas técnicas que mejoran el rendimiento del mecanismo que conecta procesadores a módulos de memoria (la red de la interconexión). El objetivo es conseguir reducir el conflicto (en los accesos a memoria) y la degradación (por el uso de lo enlaces de lared). Se consideran aquí redes de tipo crossbar, de buses y barajadas. La base de estas técnicas reside en proponer métodos que optimizen la selección de los enlaces (arbitraje inteligente), en usar multiplexado temporal de tales enlaces, y en la utilización de memorias rápidas.