Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/107926
Título: | Modelling bus contention during system early design stages |
---|---|
Autor/a: | Trilla, David; Hernandez, Carles; Abella, Jaume; Cazorla, Francisco J. |
Otros autores: | Barcelona Supercomputing Center |
Abstract: | |
Abstract: | |
Abstract: | |
Materia(s): | -Àrees temàtiques de la UPC::Enginyeria elèctrica -High performance computing -Mathematical modelling -Multicore processing -Timing -Program processors -Load modeling -Mathematical model -Schedules -Analytical models -Multiprocessing systems -Real-time systems -Resource allocation -System buses -Supercomputadors -Matemàtica--Investigació |
Derechos: | Attribution-NonCommercial-NoDerivs 3.0 Spain
http://creativecommons.org/licenses/by-nc-nd/3.0/es/ |
Tipo de documento: | Artículo - Versión presentada Objeto de conferencia |
Editor: | IEEE |
Compartir: |