Per accedir als documents amb el text complet, si us plau, seguiu el següent enllaç: http://hdl.handle.net/2117/105725

Partitioning: an essential step in mapping algorithms into systolic array processors
Navarro Guerrero, Juan José; Llaberia Griñó, José M.; Valero Cortés, Mateo
Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions
Àrees temàtiques de la UPC::Enginyeria de la telecomunicació::Processament del senyal
Systolic array circuits
Partitioning algorithms
Systolic arrays
Signal processing algorithms
Equations
Fault tolerant systems
Computational modeling
Design methodology
Hardware
Digital signal processing
Algorithm design and analysis
Processadors de matrius (arrays)
info:eu-repo/semantics/publishedVersion
Article
         

Mostra el registre complet del document

Documents relacionats

Altres documents del mateix autor/a

Navarro Guerrero, Juan José; Llaberia Griñó, José M.; Valero Cortés, Mateo
Navarro Guerrero, Juan José; Llaberia Griñó, José M.; Valero Cortés, Mateo
Navarro Guerrero, Juan José; Llaberia Griñó, José M.; Valero Cortés, Mateo
Valero García, Miguel; Navarro Guerrero, Juan José; Llaberia Griñó, José M.; Valero Cortés, Mateo
Valero García, Miguel; Navarro Guerrero, Juan José; Llaberia Griñó, José M.; Valero Cortés, Mateo