Inici | Què és? | Contacte
English | Castellano

Consultar RECERCAT

Per comunitats i
col·leccions Per data Per autors Per títols Per matèries

Consultar col·lecció

Per data Per autors Per títols Per matèries 

Estadístiques

Del document Tot RECERCAT

El meu RECERCAT

Entrar Alertes per correu-e
Directori d’altres repositoris 
Pàgina inicial del RECERCAT > Universitat Politècnica de Catalunya > Documents de recerca > Visualitza document

Per accedir als documents amb el text complet, si us plau, seguiu el següent enllaç: http://hdl.handle.net/2117/105715

dc.contributor Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors
dc.contributor Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions
dc.contributor.author Cabarcas Jaramillo, Felipe
dc.contributor.author Rico Carro, Alejandro
dc.contributor.author Ródenas Picó, David
dc.contributor.author Martorell Bofill, Xavier
dc.contributor.author Ramírez Bellido, Alejandro
dc.contributor.author Ayguadé Parra, Eduard
dc.date 2007
dc.identifier.citation Cabarcas, F., Rico, A., Ródenas, D., Martorell, X., Ramírez, A., Ayguadé, E. CellSim: a validated modular heterogeneous multiprocessor simulator. A: Jornadas de Paralelismo. "Actas de las XVIII Jornadas de Paralelismo, volumen 1: Zaragoza, 12-14 septiembre 2007". Zaragoza: Thomson Editores Spain, 2007, p. 181-188.
dc.identifier.citation 978-84-9732-593-6
dc.identifier.uri http://hdl.handle.net/2117/105715
dc.language.iso eng
dc.publisher Thomson Editores Spain
dc.rights info:eu-repo/semantics/openAccess
dc.subject Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors
dc.subject Multiprocessors
dc.subject Multiprocessadors
dc.title CellSim: a validated modular heterogeneous multiprocessor simulator
dc.type info:eu-repo/semantics/publishedVersion
dc.type info:eu-repo/semantics/conferenceObject
dc.description.abstract
dc.description.abstract

Mostra el registre simple del document

Documents relacionats

Altres documents del mateix autor/a

A module-based cell processor simulator
Cabarcas Jaramillo, Felipe; Rico Carro, Alejandro; Rodenas, David; Martorell Bofill, Xavier; Ramírez Bellido, Alejandro; Ayguadé Parra, Eduard
A streaming machine description and programming model
Carpenter, Paul; Ródenas Picó, David; Martorell Bofill, Xavier; Ramírez Bellido, Alejandro; Ayguadé Parra, Eduard
Task superscalar: an out-of-order task pipeline
Etsion, Yoav; Cabarcas, Felipe; Rico Carro, Alejandro; Ramírez Bellido, Alejandro; Badia Sala, Rosa Maria; Ayguadé Parra, Eduard; Labarta Mancho, Jesús José; Valero Cortés, Mateo
ACOTES project: Advanced compiler technologies for embedded streaming
Duranton, M.; Munk, H.; Ayguadé Parra, Eduard; Bastoul, C.; Carpenter, Paul; Chamski, Z.; Cohen, A.; Cornero, M.; Dumont, P.; Pop, S.; Pop, A.; Ornstein, A.; Nuzman, D.; Miranda, C.; Martorell Bofill, Xavier; Lindwer, M.; Ladelsky, R.; Ferrer, Roger; Fellahi, M.; Pouchet, L. N; Zaks, A.; Shvadron, U.; Trifunovic, K.; Rohou, E.; Rosen, I.; Ramírez Bellido, Alejandro; Ródenas, D.
The Mont-Blanc prototype: an alternative approach for high-performance computing systems
Rajovic, Nikola; Ramírez Bellido, Alejandro; Rico, Alejandro; Mantovani, Filippo; Ruiz, Daniel; Villarubi, Oriol; Gómez, Constantino; Backes, Luna; Nieto, Diego; Servat, Harald; Martorell Bofill, Xavier; Labarta Mancho, Jesús José; Ayguadé Parra, Eduard; Valero Cortés, Mateo; Adeniyi-Jones, Chris; Derradji, Said; Gloaguen, Hervé; Lanucara, Piero; Sanna, Nico; Mehaut, Jean-François; Pouget, Kevin; Videau, Brice; Boyer, Eric; Allalen, Momme; Auweter, Axel; Brayford, David; Tafani, Daniele; Brömmel, Dirk; Halver, René; Meinke, Jan H.; Beivide Palacio, Ramon; Benito, Mariano; Vallejo, Enrique
Accessibilitat | Avís legal | Política de Cookies | Documents d'ús intern
 

Coordinació

 

Patrocini