Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/104301

Design and implementation of high-performance memory systems for future packet buffers
García Vidal, Jorge; Corbal San Adrián, Jesús; Cerdà Alabern, Llorenç; Valero Cortés, Mateo
Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. CNDS - Xarxes de Computadors i Sistemes Distribuïts; Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions
Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors
Routing protocols (Computer network protocols)
Buffer storage
Memory architecture
Packet switching
DRAM chips
SRAM chips
Encaminadors (Xarxes d'ordinadors)
info:eu-repo/semantics/publishedVersion
info:eu-repo/semantics/conferenceObject
Institute of Electrical and Electronics Engineers (IEEE)
         

Mostrar el registro completo del ítem

Documentos relacionados

Otros documentos del mismo autor/a

García Vidal, Jorge; March, Maribel; Cerdà Alabern, Llorenç; Corbal San Adrián, Jesús; Valero Cortés, Mateo
García Vidal, Jorge; Cerdà Alabern, Llorenç; Corbal San Adrián, Jesús; Valero Cortés, Mateo
García Vidal, Jorge; March Hermo, María Isabel; Cerdà Alabern, Llorenç; Corbal San Adrián, Jesús; Valero Cortés, Mateo
Álvarez Martínez, Carlos; Corbal San Adrián, Jesús; Valero Cortés, Mateo
Álvarez Martínez, Carlos; Corbal San Adrián, Jesús; Salamí San Juan, Esther; Valero Cortés, Mateo