To access the full text documents, please follow this link: http://hdl.handle.net/2117/100462
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
---|---|
dc.contributor | Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors |
dc.contributor.author | Gibert Codina, Enric |
dc.contributor.author | Sánchez, Jesús |
dc.contributor.author | González Colás, Antonio María |
dc.date | 2005-10 |
dc.identifier.citation | Gibert, E., Sánchez, J., González, A. Distributed data cache designs for clustered VLIW processors. "IEEE transactions on computers", Octubre 2005, vol. 54, núm. 10, p. 1227-1241. |
dc.identifier.citation | 0018-9340 |
dc.identifier.citation | 10.1109/TC.2005.163 |
dc.identifier.uri | http://hdl.handle.net/2117/100462 |
dc.language.iso | eng |
dc.relation | http://ieeexplore.ieee.org/xpl/articleDetails.jsp?arnumber=1501789 |
dc.rights | info:eu-repo/semantics/openAccess |
dc.subject | Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors |
dc.subject | Microprocessors -- Design and construction |
dc.subject | Parallel processing (Electronic computers) |
dc.subject | Cache memory |
dc.subject | Single data stream architectures |
dc.subject | Design styles |
dc.subject | Microprocessadors -- Disseny i construcció |
dc.subject | Processament en paral·lel (Ordinadors) |
dc.subject | Memòria ràpida de treball (Informàtica) |
dc.title | Distributed data cache designs for clustered VLIW processors |
dc.type | info:eu-repo/semantics/publishedVersion |
dc.type | info:eu-repo/semantics/article |
dc.description.abstract | |
dc.description.abstract |