To access the full text documents, please follow this link: http://hdl.handle.net/2117/28438
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
---|---|
dc.contributor | Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions |
dc.contributor.author | Morad, Tomer Y. |
dc.contributor.author | Weiser, Uri C. |
dc.contributor.author | Kolodny, Avinoam |
dc.contributor.author | Valero Cortés, Mateo |
dc.contributor.author | Ayguadé Parra, Eduard |
dc.date | 2006-01 |
dc.identifier.citation | Morad, T. [et al.]. Performance power efficiency and scalabity of asymmetric chip multiprocessors. "Computer architecture letters", Gener 2006, vol. 5, núm. 1, p. 14-17. |
dc.identifier.citation | 10.1109/L-CA.2006.6 |
dc.identifier.uri | http://hdl.handle.net/2117/28438 |
dc.language.iso | eng |
dc.relation | http://ieeexplore.ieee.org/xpl/articleDetails.jsp?arnumber=1650136 |
dc.rights | Attribution-NonCommercial-NoDerivs 3.0 Spain |
dc.rights | info:eu-repo/semantics/openAccess |
dc.rights | http://creativecommons.org/licenses/by-nc-nd/3.0/es/ |
dc.subject | Àrees temàtiques de la UPC::Informàtica |
dc.subject | Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors::Arquitectures paral·leles |
dc.subject | Multiprocessors |
dc.subject | Parallel programming (Computer science) |
dc.subject | Microprocessor chips |
dc.subject | Multi-threading |
dc.subject | Multiprocessing systems |
dc.subject | Parallel processing |
dc.subject | Multiprocessadors |
dc.subject | Programació en paral·lel (Informàtica) |
dc.title | Performance power efficiency and scalabity of asymmetric chip multiprocessors |
dc.type | info:eu-repo/semantics/publishedVersion |
dc.type | info:eu-repo/semantics/article |
dc.description.abstract | |
dc.description.abstract |