A crosstalk latch circuit design

Inici | Què és? | Contacte

English | Castellano

Consultar RECERCAT

Per comunitats i
col·leccions Per data Per autors Per títols Per matèries

Consultar col·lecció

Per data Per autors Per títols Per matèries

Estadístiques

Del document Tot RECERCAT

El meu RECERCAT

Entrar Alertes per correu-e

Directori d’altres repositoris

Pàgina inicial del RECERCAT > Universitat Politècnica de Catalunya > Documents de recerca > Visualitza document

Per accedir als documents amb el text complet, si us plau, seguiu el següent enllaç: http://hdl.handle.net/2117/27259

dc.contributor	Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica
dc.contributor	Universitat Politècnica de Catalunya. HIPICS - Grup de Circuits i Sistemes Integrats d'Altes Prestacions
dc.contributor	Universitat Politècnica de Catalunya. MNT - Grup de Recerca en Micro i Nanotecnologies
dc.contributor.author	Rubio Sola, Jose Antonio
dc.contributor.author	Pons Nin, Joan
dc.contributor.author	Anglada, Raimon
dc.date	1990
dc.identifier.citation	Rubio, A.; Pons, J.; Anglada, R. A crosstalk latch circuit design. A: IEEE International Midwest Symposium on Circuits and Systems. "33rd Midwest Symposium on Circuits and Systems: Calgary Convention Centre: Calgary, Alberta, Canada: August 12-15, 1990". Calgary: Institute of Electrical and Electronics Engineers (IEEE), 1990, p. 653-656.
dc.identifier.citation	0-7803-0081-5
dc.identifier.citation	10.1109/MWSCAS.1990.140803
dc.identifier.uri	http://hdl.handle.net/2117/27259
dc.language.iso	eng
dc.publisher	Institute of Electrical and Electronics Engineers (IEEE)
dc.relation	http://ieeexplore.ieee.org/xpl/articleDetails.jsp?arnumber=140803
dc.rights	Attribution-NonCommercial-NoDerivs 3.0 Spain
dc.rights	info:eu-repo/semantics/openAccess
dc.rights	http://creativecommons.org/licenses/by-nc-nd/3.0/es/
dc.subject	Àrees temàtiques de la UPC::Enginyeria electrònica::Microelectrònica::Circuits integrats
dc.subject	Integrated circuits
dc.subject	CMOS integrated circuits
dc.subject	VLSI
dc.subject	Crosstalk
dc.subject	Digital integrated circuits
dc.subject	Flip-flops
dc.subject	Circuits integrats
dc.title	A crosstalk latch circuit design
dc.type	info:eu-repo/semantics/publishedVersion
dc.type	info:eu-repo/semantics/conferenceObject
dc.description.abstract	A D-latch sequential circuit design is presented that exhibits an elevated degree of tolerance to common and differential mode noise in the clock lines. The circuit tolerates noise voltages in the clock signals in the range of or even higher than ±Vdd, becoming under specific conditions a dynamic latch preserving the system from the propagation of unknown quality information. The circuit and the design rules presented are oriented to VLSI circuits design in which crosstalk perturbations may be foreseen
dc.description.abstract	Peer Reviewed

Mostra el registre simple del document

Documents relacionats

Altres documents del mateix autor/a

A Second-order delta-sigma control of dielectric charge for contactless capacitive MEMS

Gorreta Mariné, Sergio; Pons Nin, Joan; Blokhina, Elena; Domínguez Pumar, Manuel

The Mediterranean biotypes of Tylenchulus semipenetrans in Spanish citrus orchards

Verdejo Lucas, Soledad; Sorribas Royo, Francisco Javier; Pons Nin, Joan; Forner, Juan Bautista; Alcaide, A

Closed-loop compensation of dielectric charge induced by ionizing radiation

Domínguez Pumar, Manuel; Gorreta Mariné, Sergio; Pons Nin, Joan; Gomez Rodriguez, Faustino; Gonzalez Castaño, Diego; Muschitiello, Michele

Model identification of time-varying diffusive systems

Atienza García, María Teresa; Kowalski, Lukasz; Gorreta Mariné, Sergio; Pons Nin, Joan; Jiménez Serres, Vicente; Domínguez Pumar, Manuel

Characterization method of the dynamics of the trapped charge in contactless capacitive MEMS

Gorreta Mariné, Sergio; Pons Nin, Joan; Domínguez Pumar, Manuel; Blokhina, Elena; Feely, Orla

Accessibilitat | Avís legal | Política de Cookies | Documents d'ús intern

Coordinació

Patrocini