To access the full text documents, please follow this link: http://hdl.handle.net/2099.1/23111
dc.contributor | Universitat Politècnica de Catalunya. Departament de Llenguatges i Sistemes Informàtics |
---|---|
dc.contributor | Cortadella, Jordi |
dc.contributor | Sapatnekar, Sachin |
dc.contributor.author | Alvarez Ruiz, Alex |
dc.date | 2014-07 |
dc.identifier.citation | FME-1001 |
dc.identifier.uri | http://hdl.handle.net/2099.1/23111 |
dc.language.iso | eng |
dc.publisher | Universitat Politècnica de Catalunya |
dc.rights | info:eu-repo/semantics/openAccess |
dc.rights | http://creativecommons.org/licenses/by-nc-nd/3.0/es/ |
dc.subject | Àrees temàtiques de la UPC::Matemàtiques i estadística::Matemàtica discreta |
dc.subject | Algorithms |
dc.subject | Algorithms |
dc.subject | Technology mapping |
dc.subject | Graphs |
dc.subject | Optimization |
dc.subject | Algorismes |
dc.subject | Classificació AMS::68 Computer science::68W Algorithms |
dc.title | Library-free technology mapping for VLSI circuits with regular layouts |
dc.type | info:eu-repo/semantics/masterThesis |
dc.description.abstract |