Diseño, realización y test de un generador de retardos
Author:
Ramos López, Oriol
Other authors:
Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica; Cosp Vilella, Jordi
Abstract:
En aquest projecte es desenvoluparà un generador de retards de baix cost. La selecciò de la resoulció y del seu abast, serà totalment programable, el retard programable del cual serà inferior al periode de treball. Es comparan dos possibles solucions per aquest projecte (CPLD y FPGA), estudiant la seva viabilitat y funcionalitat.
Subject(s):
-Àrees temàtiques de la UPC::Enginyeria electrònica -Generadors
