To access the full text documents, please follow this link: http://hdl.handle.net/2117/16308
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
---|---|
dc.contributor | Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions |
dc.contributor.author | Berna Juan, Alejandro |
dc.contributor.author | Jiménez Castells, Marta |
dc.contributor.author | Llaberia Griñó, José M. |
dc.date | 2012-01 |
dc.identifier.citation | Berna, A.; Jimenez, M.; Llaberia, J. "Vectorized register tiling". 2012. |
dc.identifier.uri | http://hdl.handle.net/2117/16308 |
dc.language.iso | eng |
dc.relation | UPC-DAC-RR-CAP-2012-4 |
dc.relation | https://www.ac.upc.edu/app/research-reports/html/2012/5/abstractAndPoster.pdf |
dc.relation | info:eu-repo/grantAgreement/EC/FP7/217068/EU/High Performance and Embedded Architecture and Compilation/HIPEAC |
dc.rights | info:eu-repo/semantics/openAccess |
dc.subject | Àrees temàtiques de la UPC::Informàtica::Programació |
dc.subject | Parallel programming (Computer science) |
dc.subject | Programació en paral·lel (Informàtica) |
dc.title | Vectorized register tiling |
dc.type | info:eu-repo/semantics/draft |
dc.type | info:eu-repo/semantics/report |
dc.description.abstract | |
dc.description.abstract |