|
Title:
|
Implementación RTL/Verilog de un procesador de shader para una GPU
|
|
Author:
|
Pizarro Calvo, Iván
|
|
Other authors:
|
Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Espasa Sans, Roger |
|
Abstract:
|
Implementación RTL/Verilog de un procesador de shader para una GPU. Forma parte del proyecto ATTILA. |
|
Subject(s):
|
-Àrees temàtiques de la UPC::Informàtica::Infografia
-Àrees temàtiques de la UPC::Informàtica::Programació
-RTL (Computer program language)
-Verilog (Computer hardware description language)
-Computer graphics
-processador
-shader
-gpu
-rtl
-verilog
-attila
-arquitectura
-hardware
-processor
-architecture
-RTL (Llenguatge de programació)
-Verilog (Llenguatge de descripció del maquinari)
-Infografia |
|
Rights:
|
|
|
Document type:
|
Bachelor Thesis |
|
Published by:
|
Universitat Politècnica de Catalunya
|
|
Share:
|
|
