To access the full text documents, please follow this link: http://hdl.handle.net/2117/10678

Behavioural modelling of DLLs for fast simulation and optimisation of jitter and power consumption
Barajas Ojeda, Enrique; Mateo Peña, Diego; González Jiménez, José Luis
Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica; Universitat Politècnica de Catalunya. HIPICS - Grup de Circuits i Sistemes Integrats d'Altes Prestacions
-Àrees temàtiques de la UPC::Enginyeria de la telecomunicació::Processament del senyal
-Logic design
-Delay lock loops
-DLL behavioural modelling
-Jitter optimisation
-Processament del senyal
Article - Published version
Conference Object
IEEE Computer Society Publications
         

Show full item record

Related documents

Other documents of the same author

Barajas Ojeda, Enrique; Gómez Salinas, Dídac; Mateo Peña, Diego; González Jiménez, José Luis
Barajas Ojeda, Enrique; Mateo Peña, Diego; González Jiménez, José Luis
Barajas Ojeda, Enrique; Aragonès Cervera, Xavier; Mateo Peña, Diego; Moll Echeto, Francisco de Borja; Rubio Sola, Jose Antonio; Martin Martínez, Javier; Rodríguez Martínez, Rosana; Porti Pujal, Marc; Nafria, M.; Castro López, Rafael; Roca Moreno, Elisenda; Fernandez, Francisco V.
González Colás, Antonio María; Pons Solé, Marc; Barajas Ojeda, Enrique; Mateo Peña, Diego; López González, Juan Miguel; Moll Echeto, Francisco de Borja; Rubio Sola, Jose Antonio; Abella Ferrer, Jaume; Vera Rivera, Francisco Javier
 

Coordination

 

Supporters