To access the full text documents, please follow this link: http://hdl.handle.net/2117/15702
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
---|---|
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica |
dc.contributor | Universitat Politècnica de Catalunya. HIPICS - Grup de Circuits i Sistemes Integrats d'Altes Prestacions |
dc.contributor | Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors |
dc.contributor | Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions |
dc.contributor.author | Pons Solé, Marc |
dc.contributor.author | Moll Echeto, Francisco de Borja |
dc.contributor.author | Rubio Sola, Jose Antonio |
dc.contributor.author | Abella Ferrer, Jaume |
dc.contributor.author | Vera Rivera, Francisco Javier |
dc.contributor.author | González Colás, Antonio María |
dc.date | 2011 |
dc.identifier.citation | Pons, M. [et al.]. Design of complex circuits using the via-configurable transistor array regular layout fabric. A: International System-on-Chip Conference Exhibit and Workshops. "Proc. of the 24th IEEE Int. SOC Conference". Taipei: IEEE Computer Society Publications, 2011, p. 166-169. |
dc.identifier.citation | 978-1-4577-1615-7 |
dc.identifier.citation | 10.1109/SOCC.2011.6085126 |
dc.identifier.uri | http://hdl.handle.net/2117/15702 |
dc.language.iso | eng |
dc.publisher | IEEE Computer Society Publications |
dc.relation | http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=6085126 |
dc.relation | info:eu-repo/grantAgreement/EC/FP7/248538/EU/SYNthesis using Advanced Process Technology Integrated in regular Cells, IPs, architectures, and design platforms/SYNAPTIC |
dc.rights | info:eu-repo/semantics/openAccess |
dc.subject | Àrees temàtiques de la UPC::Enginyeria electrònica::Microelectrònica::Circuits integrats |
dc.subject | Integrated circuits. |
dc.subject | Circuits integrats |
dc.subject | Circuits integrats digitals |
dc.title | Design of complex circuits using the via-configurable transistor array regular layout fabric |
dc.type | info:eu-repo/semantics/publishedVersion |
dc.type | info:eu-repo/semantics/conferenceObject |
dc.description.abstract | |
dc.description.abstract |