Inicio | ¿Qué es? | Contacto
English | Català

Consultar RECERCAT

Por comunidades y
colecciones Por fecha Por autores Por títulos Por temas (CDU)

Consultar departamento

Por fecha Por autores Por títulos Por temas (CDU) 

Estadisticas

Del documento Todo RECERCAT

Mi RECERCAT

Entrar Alertas por correo-e
Directorio de otros repositorios 
RECERCAT Principal > Universitat Politècnica de Catalunya > Documents de recerca > Visualizar documento

Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/15019

dc.contributor Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors
dc.contributor Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica
dc.contributor Universitat Politècnica de Catalunya. HIPICS - Grup de Circuits i Sistemes Integrats d'Altes Prestacions
dc.contributor Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors
dc.contributor.author Ganapathy, Shrikanth
dc.contributor.author Canal Corretger, Ramon
dc.contributor.author González Colás, Antonio María
dc.contributor.author Rubio Sola, Jose Antonio
dc.date 2011-04-15
dc.identifier.citation Ganapathy, S. [et al.]. "Dynamic fine-grain body biasing of caches with latency and leakage 3T1D-based monitors". 2011.
dc.identifier.uri http://hdl.handle.net/2117/15019
dc.language.iso eng
dc.relation UPC-DAC-RR-ARCO-2011-4
dc.relation http://www.ac.upc.edu/app/research-reports/html/2011/20/preprocessor_submitted.pdf
dc.rights info:eu-repo/semantics/openAccess
dc.subject Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors
dc.subject Àrees temàtiques de la UPC::Enginyeria electrònica::Electrònica de potència
dc.subject DRAM chips
dc.subject Energy consumption
dc.subject Low voltage integrated circuits.
dc.subject SRAM chips
dc.subject Circuits integrats
dc.title Dynamic fine-grain body biasing of caches with latency and leakage 3T1D-based monitors
dc.type info:eu-repo/semantics/draft
dc.type info:eu-repo/semantics/report
dc.description.abstract

Mostrar el registro sencillo del ítem

Documentos relacionados

Otros documentos del mismo autor/a

A novel variation-tolerant 4T-DRAM cell with enhanced soft-error tolerance
Ganapathy, Shrikanth; Canal Corretger, Ramon; Alexandrescu, Dan; Costenaro, Enrico; González Colás, Antonio María; Rubio Sola, Jose Antonio
Impact of positive bias temperature instability (PBTI)
Aymerich Capdevila, Nivard; Ganapathy, Shrikanth; Rubio Sola, Jose Antonio; Canal Corretger, Ramon; González Colás, Antonio María
On the effectiveness of hybrid mechanisms on reduction of parametric failures in caches
Ganapathy, Shrikanth; Canal Corretger, Ramon; González Colás, Antonio María; Rubio Sola, Jose Antonio
Effectiveness of hybrid recovery techniques on parametric failures
Ganapathy, Shrikanth; Canal Corretger, Ramon; González Colás, Antonio María; Rubio Sola, Jose Antonio
INFORMER: an integrated framework for early-stage memory robustness analysis
Ganapathy, Shrikanth; Canal Corretger, Ramon; Alexandrescu, Dan; Costenaro, Eric; González Colás, Antonio María; Rubio Sola, Jose Antonio
Accesibilidad | Aviso legal | Política de Cookies | Documentos de uso interno
 

Coordinación

 

Patrocinio