Per accedir als documents amb el text complet, si us plau, seguiu el següent enllaç: http://hdl.handle.net/2117/13973

Description of a fault tolerance system implemented in a hardware architecture with self-adaptive capabilities
Soto, Javier; Moreno Aróstegui, Juan Manuel; Cabestany Moncusí, Joan
Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica; Universitat Politècnica de Catalunya. AHA - Arquitectures Hardware Avançades
Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors
Computer architecture
Arquitectura d'ordinadors
info:eu-repo/semantics/publishedVersion
info:eu-repo/semantics/conferenceObject
Springer Verlag
         

Mostra el registre complet del document

Documents relacionats

Altres documents del mateix autor/a

Soto, Javier; Moreno Aróstegui, Juan Manuel; Cabestany Moncusí, Joan
Rodríguez Martín, Daniel Manuel; Pérez López, Carlos; Samà Monsonís, Albert; Català Mallofré, Andreu; Moreno Aróstegui, Juan Manuel; Cabestany Moncusí, Joan; Mestre, Berta; Alcaine, Sheila; Prats, Anna; Cruz Crespo, Mari; Bayés, Àngels
Pérez López, Carlos; Samà Monsonís, Albert; Rodríguez Martín, Daniel Manuel; Moreno Aróstegui, Juan Manuel; Cabestany Moncusí, Joan; Bayés, Àngels; ÓLaighin, Gearóid; Quinlan, Leo R.; Counihan, Timothy; Annicchiarico, Roberta; Lewy, Hadas; Rodríguez Molinero, Alejandro
Pérez López, Carlos; Samà Monsonís, Albert; Rodríguez Martín, Daniel Manuel; Català Mallofré, Andreu; Cabestany Moncusí, Joan; Moreno Aróstegui, Juan Manuel; De Mingo Fernandez, Eva; Rodríguez Molinero, Alejandro
Rodríguez Martín, Daniel Manuel; Samà Monsonís, Albert; Pérez López, Carlos; Català Mallofré, Andreu; Moreno Aróstegui, Juan Manuel; Cabestany Moncusí, Joan