Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2099.1/9491
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
---|---|
dc.contributor | Jiménez González, Daniel |
dc.contributor.author | Bartra Carreras, Oscar |
dc.date | 2010-04-16 |
dc.identifier.uri | http://hdl.handle.net/2099.1/9491 |
dc.language.iso | cat |
dc.publisher | Universitat Politècnica de Catalunya |
dc.rights | Attribution-NonCommercial-ShareAlike 3.0 Spain |
dc.rights | info:eu-repo/semantics/openAccess |
dc.rights | http://creativecommons.org/licenses/by-nc-sa/3.0/es/ |
dc.subject | Àrees temàtiques de la UPC::Informàtica::Hardware |
dc.subject | Computer storage devices |
dc.subject | HDL |
dc.subject | SRAM |
dc.subject | Verilog |
dc.subject | Simulacion |
dc.subject | Generador automático |
dc.subject | Ordinadors -- Memòries |
dc.title | Memorias SRAM en "Hardware Description Language (HDL)" para una plataforma de simulación de codigos en HDL. |
dc.type | info:eu-repo/semantics/bachelorThesis |
dc.description.abstract |