Per accedir als documents amb el text complet, si us plau, seguiu el següent enllaç: http://hdl.handle.net/2099.1/9491

Memorias SRAM en "Hardware Description Language (HDL)" para una plataforma de simulación de codigos en HDL.
Bartra Carreras, Oscar
Universitat Politècnica de Catalunya. Departament d’Arquitectura de Computadors; Jiménez González, Daniel
Àrees temàtiques de la UPC::Informàtica::Hardware
Computer storage devices
HDL
SRAM
Verilog
Simulacion
Generador automático
Ordinadors -- Memòries
Attribution-NonCommercial-ShareAlike 3.0 Spain
http://creativecommons.org/licenses/by-nc-sa/3.0/es/
info:eu-repo/semantics/bachelorThesis
Universitat Politècnica de Catalunya
         

Mostra el registre complet del document