Application of a floating well concept to a latch-up-free, low-cost, smart power high-side switch technology

Inicio | ¿Qué es? | Contacto

English | Català

Consultar RECERCAT

Por comunidades y
colecciones Por fecha Por autores Por títulos Por temas (CDU)

Consultar departamento

Por fecha Por autores Por títulos Por temas (CDU)

Estadisticas

Del documento Todo RECERCAT

Mi RECERCAT

Entrar Alertas por correo-e

Directorio de otros repositorios

RECERCAT Principal > Universitat de Barcelona > Enginyeria Electrònica i Biomèdica > Articles publicats en revistes (Enginyeria Electrònica i Biomèdica) > Visualizar documento

Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2445/8761

dc.contributor	Universitat de Barcelona
dc.contributor.author	Bafleur, Marise
dc.contributor.author	Buxo, Juan
dc.contributor.author	Puig i Vidal, Manuel
dc.contributor.author	Givelin, P.
dc.contributor.author	Macary, V.
dc.contributor.author	Sarrabayrouse, G.
dc.date	2009-06-19T08:21:42Z
dc.date	2009-06-19T08:21:42Z
dc.date	1993
dc.identifier.citation	0018-9383
dc.identifier.citation	73504
dc.identifier.uri	http://hdl.handle.net/2445/8761
dc.format	3 p.
dc.format	application/pdf
dc.language.iso	eng
dc.publisher	IEEE
dc.relation	Reproducció del document publicat a http://dx.doi.org/10.1109/16.216442
dc.relation	IEEE Transactions on Electron Devices, 1993, vol. 40, núm. 7, p. 1340-1342.
dc.relation	http://dx.doi.org/10.1109/16.216442
dc.rights	(c) IEEE, 1993
dc.rights	info:eu-repo/semantics/openAccess
dc.subject	Circuits integrats
dc.subject	Circuits electrònics
dc.subject	MOS integrated circuits
dc.subject	Power integrated circuits
dc.subject	Switching circuits
dc.title	Application of a floating well concept to a latch-up-free, low-cost, smart power high-side switch technology
dc.type	info:eu-repo/semantics/article
dc.type	info:eu-repo/semantics/publishedVersion
dc.description.abstract	The aim of this brief is to present an original design methodology that permits implementing latch-up-free smart power circuits on a very simple, cost-effective technology. The basic concept used for this purpose is letting float the wells of the MOS transistors most susceptible to initiate latch-up.

Mostrar el registro sencillo del ítem

Documentos relacionados

Otros documentos del mismo autor/a

Low-loss rib waveguides containing Si nanocrystals embedded in SiO2

Pellegrino, Paolo; Garrido Fernández, Blas; García Favrot, Cristina; Arbiol i Cobos, Jordi; Morante i Lleonart, Joan Ramon; Melchiorri, Mirko; Daldosso, Nicola; Pavesi, Lorenzo; Scheid, E.; Sarrabayrouse, G.

A current-mode interface circuit for a piezoresistive pressure sensor

Samitier i Martí, Josep; Puig i Vidal, Manuel; Bota Ferragut, Sebastián Antonio; Rubio, Carles; Siskos, Stilianos K.; Laopoulos, Theordore

Finite Element Analysis of Electrically Excited Quartz Tuning Fork Devices

Oria, Roger; Otero Díaz, Jorge; González Claramonte, Laura; Botaya Turón, Luis; Carmona Flores, Manuel; Puig i Vidal, Manuel

A Feedfordward Adaptive Controller to Reduce the Imaging Time of Large-Sized Biological Samples with a SPM-Based Multiprobe Station

Otero Díaz, Jorge; Guerrero, Héctor; González Claramonte, Laura; Puig i Vidal, Manuel

Nanocharacterization of Soft Biological Samples in Shear Mode with Quartz Tuning Fork Probes

Otero Díaz, Jorge; González Claramonte, Laura; Puig i Vidal, Manuel

Accesibilidad | Aviso legal | Política de Cookies | Documentos de uso interno

Coordinación

Patrocinio