Title:
|
Reducción de la degradación y el conflicto en las redes de interconexión para sistemas multiprocesadores
|
Author:
|
Llaberia Griñó, José M.; Labarta Mancho, Jesús José; Herrada Lillo, Enrique; Valero Cortés, Mateo
|
Other authors:
|
Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Facultat d'Informàtica de Barcelona; Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions |
Abstract:
|
Uno de los parámetros causante de una disminuación potencial de la eficiencia de un sistema multiprocesador es el tiempo de respuesta del subsistemas de memoria. En este trabajo se presentan diversas técnicas que mejoran el rendimiento del mecanismo que conecta procesadores a módulos de memoria (la red de la interconexión). El objetivo es conseguir reducir el conflicto (en los accesos a memoria) y la degradación (por el uso de lo enlaces de lared). Se consideran aquí redes de tipo crossbar, de buses y barajadas. La base de estas técnicas reside en proponer métodos que optimizen la selección de los enlaces (arbitraje inteligente), en usar multiplexado temporal de tales enlaces, y en la utilización de memorias rápidas. |
Subject(s):
|
-Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors -Parallel processing (Electronic computers) -Processament en paral·lel (Ordinadors) |
Rights:
|
|
Document type:
|
Article - Published version Conference Object |
Published by:
|
Asociación Española de Informática y Automática
|
Share:
|
|