Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/107926

Modelling bus contention during system early design stages
Trilla, David; Hernandez, Carles; Abella, Jaume; Cazorla, Francisco J.
Barcelona Supercomputing Center
Àrees temàtiques de la UPC::Enginyeria elèctrica
High performance computing
Mathematical modelling
Multicore processing
Timing
Program processors
Load modeling
Mathematical model
Schedules
Analytical models
Multiprocessing systems
Real-time systems
Resource allocation
System buses
Supercomputadors
Matemàtica--Investigació
Attribution-NonCommercial-NoDerivs 3.0 Spain
http://creativecommons.org/licenses/by-nc-nd/3.0/es/
info:eu-repo/semantics/submittedVersion
info:eu-repo/semantics/conferenceObject
IEEE
         

Mostrar el registro completo del ítem

Documentos relacionados

Otros documentos del mismo autor/a

Trilla, David; Hernandez, Carles; Abella, Jaume; Cazorla, Francisco J.
Slijepcevic, Mladen; Hernandez, Carles; Abella, Jaume; Cazorla, Francisco J.
Panic, Milos; Abella, Jaume; Quiñones, Eduardo; Hernandez, Carles; Ungerer, Theo; Cazorla, Francisco J.
Cazorla, Francisco J.; Abella, Jaume; Andersson, Jan; Vardanega, Tullio; Vatrinet, Francis; Bate, Iain; Broster, Ian; Azkarate-askasua, Mikel; Wartel, Franck; Cucu, Liliana; Cros, Fabrice; Farrall, Glenn; Gogonel, Adriana; Gianarro, Andrea; Triquet, Benoit; Hernandez, Carles; Lo, Code; Maxim, Cristian; Morales, David; Quiñones, Eduardo; Mezzetti, Enrico; Kosmidis, Leonidas; Aguirre, Irune; Fernandez, Mikel; Slijepcevic, Mladen; Conmy, Philippa; Talaboulma, Walid
Díaz, Enrique; Fernández, Mikel; Kosmidis, Leonidas; Mezzetti, Enrico; Hernandez, Carles; Abella, Jaume; Cazorla, Francisco J.