To access the full text documents, please follow this link: http://hdl.handle.net/2117/103411

Exploiting instruction-and data-level parallelism
Espasa Sans, Roger; Valero Cortés, Mateo
Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions
-Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors
-Parallel processing (Electronic computers)
-Vector processor systems
-Performance evaluation
-Processament en paral·lel (Ordinadors)
Article - Published version
Article
         

Show full item record

Related documents

Other documents of the same author

Espasa Sans, Roger; Valero Cortés, Mateo; Padua, David; Jiménez Castells, Marta; Ayguadé Parra, Eduard
Espasa Sans, Roger; Valero Cortés, Mateo
Espasa Sans, Roger; Valero Cortés, Mateo
Villa, Luis; Espasa Sans, Roger; Valero Cortés, Mateo
Espasa Sans, Roger; Valero Cortés, Mateo; Smith, James E.
 

Coordination

 

Supporters