To access the full text documents, please follow this link: http://hdl.handle.net/2117/103411

Exploiting instruction-and data-level parallelism
Espasa Sans, Roger; Valero Cortés, Mateo
Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions
Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors
Parallel processing (Electronic computers)
Vector processor systems
Performance evaluation
Processament en paral·lel (Ordinadors)
info:eu-repo/semantics/publishedVersion
Article
         

Show full item record

Related documents

Other documents of the same author

Villa, Luis; Espasa Sans, Roger; Valero Cortés, Mateo
Corbal San Adrián, Jesús; Espasa Sans, Roger; Valero Cortés, Mateo
Corbal San Adrián, Jesús; Valero Cortés, Mateo; Espasa Sans, Roger
Corbal San Adrián, Jesús; Espasa Sans, Roger; Valero Cortés, Mateo
Corbal San Adrián, Jesús; Espasa Sans, Roger; Valero Cortés, Mateo
 

Coordination

 

Supporters