Vector architectures for Exascale

All of RECERCAT

To access the full text documents, please follow this link: http://hdl.handle.net/2117/107073

dc.contributor	Valero Cortés, Mateo
dc.contributor	Casas Guix, Marc
dc.contributor.author	Caminal Pallarés, Helena
dc.date	2017-07-03
dc.identifier.citation	127246
dc.identifier.uri	http://hdl.handle.net/2117/107073
dc.language.iso	eng
dc.publisher	Universitat Politècnica de Catalunya
dc.rights	info:eu-repo/semantics/openAccess
dc.subject	Àrees temàtiques de la UPC::Informàtica
dc.subject	Parallel processing (Electronic computers)
dc.subject	Arquitectures vectorials
dc.subject	Independència de la longitud de vector
dc.subject	Codis stencil
dc.subject	Predicació vectorial
dc.subject	Operacions condicionals
dc.subject	Vectorització automàtica
dc.subject	Paral·lelisme basat en tasques
dc.subject	Compiladors vectoritzadors
dc.subject	Vector architectures
dc.subject	Vector length agnosticism
dc.subject	Stencil codes
dc.subject	Vector predication
dc.subject	Conditional operations
dc.subject	Automatic vectorization
dc.subject	Task-based parallelism
dc.subject	Vectorizing compilers
dc.subject	Vectors
dc.subject	Processament en paral·lel (Ordinadors)
dc.title	Vector architectures for Exascale
dc.type	info:eu-repo/semantics/masterThesis