To access the full text documents, please follow this link: http://hdl.handle.net/2117/105273

Trace-level reuse
González Colás, Antonio María; Tubella Murgadas, Jordi; Molina, Carlos
Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors
Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors
Microprocessors
Parallel processing (Electronic computers)
Performance evaluation
Multiprocessing systems
Instruction sets
Resource allocation
Microprocessadors
Processament en paral·lel (Ordinadors)
info:eu-repo/semantics/publishedVersion
info:eu-repo/semantics/conferenceObject
Institute of Electrical and Electronics Engineers (IEEE)
         

Show full item record

Related documents

Other documents of the same author

Lira Rueda, Javier; Jones, Timothy M.; Molina, Carlos; González Colás, Antonio María
Molina Clemente, Carlos; González Colás, Antonio María; Tubella Murgadas, Jordi
Sreekar Shenoy, Govind; Tubella Murgadas, Jordi; González Colás, Antonio María
Sreekar Shenoy, Govind; Tubella Murgadas, Jordi; González Colás, Antonio María
Sreekar Shenoy, Govind; Tubella Murgadas, Jordi; González Colás, Antonio María
 

Coordination

 

Supporters