Per accedir als documents amb el text complet, si us plau, seguiu el següent enllaç: http://hdl.handle.net/2117/103892
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica |
---|---|
dc.contributor | Universitat Politècnica de Catalunya. HIPICS - Grup de Circuits i Sistemes Integrats d'Altes Prestacions |
dc.contributor.author | Pouman, Peyman |
dc.contributor.author | Amat, Esteve |
dc.contributor.author | Hamdioui, Said |
dc.contributor.author | Rubio Sola, Jose Antonio |
dc.date | 2016 |
dc.identifier.citation | Pouman, P., Amat, E., Hamdioui, S., Rubio, A. RRAM variability and its mitigation schemes. A: International Workshop on Power and Timing Modeling, Optimization and Simulation. "Proceedings PATMOS 2016". Dresden: 2016, p. 141-146. |
dc.identifier.citation | 10.1109/PATMOS.2016.7833679 |
dc.identifier.uri | http://hdl.handle.net/2117/103892 |
dc.language.iso | eng |
dc.relation | http://ieeexplore.ieee.org.recursos.biblioteca.upc.edu/document/7833679/ |
dc.relation | info:eu-repo/grantAgreement/ES/1PE/TEC2013-45638-C3-2-R |
dc.rights | info:eu-repo/semantics/openAccess |
dc.subject | Àrees temàtiques de la UPC::Enginyeria electrònica::Components electrònics |
dc.subject | Random access memory |
dc.subject | Reliability |
dc.subject | RRAM |
dc.subject | Reliability |
dc.subject | Process variability |
dc.subject | Mitagation |
dc.subject | Emerging memory |
dc.subject | Resistive Memory |
dc.subject | Memòria d'accés aleatori |
dc.subject | Ordinadors -- Memòries semiconductores |
dc.subject | Fiabilitat (Enginyeria) |
dc.title | RRAM variability and its mitigation schemes |
dc.type | info:eu-repo/semantics/submittedVersion |
dc.type | info:eu-repo/semantics/conferenceObject |
dc.description.abstract | |
dc.description.abstract |