Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/103561

Access to vectors in multi-module memories
Valero Cortés, Mateo; Peiron Guàrdia, Montse; Ayguadé Parra, Eduard
Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions
Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors
Cache memory
Multiprocessors
Bandwidth
Memory management
Multiprocessing systems
Delay
Intelligent networks
Multiprocessor interconnection networks
Degradation
Computer networks
Interleaved codes
Memòria ràpida de treball (Informàtica)
Multiprocessadors
info:eu-repo/semantics/publishedVersion
info:eu-repo/semantics/conferenceObject
Institute of Electrical and Electronics Engineers (IEEE)
         

Mostrar el registro completo del ítem

Documentos relacionados

Otros documentos del mismo autor/a

Peiron Guàrdia, Montse; Valero Cortés, Mateo; Ayguadé Parra, Eduard; Lang, Tomás
Valero Cortés, Mateo; Lang Korpel, Thomas; Peiron Guàrdia, Montse; Ayguadé Parra, Eduard
Llosa Espuny, José Francisco; González Colás, Antonio María; Ayguadé Parra, Eduard; Valero Cortés, Mateo
Rajovic, Nikola; Rico, Alejandro; Mantovani, Filippo; Ruiz, Daniel; Vlarrubi, Josep O.; Gomez, Constantino; Backes, Luna; Nieto, Diego; Servat, Harald; Martorell Bofill, Xavier; Labarta Mancho, Jesús José; Ayguadé Parra, Eduard; Adeniyi-Jones, Chris; Derradji, Said; Gloaguen, Hervé; Lanucara, Piero; Sanna, Nico; Mehaut, Jean-François; Pouget, Kevin; Videau, Brice; Boyer, Eric; Allalen, Momme; Auweter, Axel; Brayford, David; Tafani, Daniele; Weinberg, Volker; Brömmel, Dirk; Halver, René; Meinke, Jan H.; Beivide Palacio, Ramon; Benito, Mariano; Vallejo, Enrique; Valero Cortés, Mateo; Ramirez, Alex
Ortega Fernández, Daniel; Martel Pérez, Iván; Krishnan, Venkata; Ayguadé Parra, Eduard; Valero Cortés, Mateo
 

Coordinación

 

Patrocinio