To access the full text documents, please follow this link: http://hdl.handle.net/2117/103561

Access to vectors in multi-module memories
Valero Cortés, Mateo; Peiron Guàrdia, Montse; Ayguadé Parra, Eduard
Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions
Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors
Cache memory
Multiprocessors
Bandwidth
Memory management
Multiprocessing systems
Delay
Intelligent networks
Multiprocessor interconnection networks
Degradation
Computer networks
Interleaved codes
Memòria ràpida de treball (Informàtica)
Multiprocessadors
info:eu-repo/semantics/publishedVersion
info:eu-repo/semantics/conferenceObject
Institute of Electrical and Electronics Engineers (IEEE)
         

Show full item record

Related documents

Other documents of the same author

Peiron Guàrdia, Montse; Valero Cortés, Mateo; Ayguadé Parra, Eduard; Lang, Tomás
Valero Cortés, Mateo; Lang Korpel, Thomas; Peiron Guàrdia, Montse; Ayguadé Parra, Eduard
Llosa Espuny, José Francisco; González Colás, Antonio María; Ayguadé Parra, Eduard; Valero Cortés, Mateo
Ortega Fernández, Daniel; Martel Pérez, Iván; Krishnan, Venkata; Ayguadé Parra, Eduard; Valero Cortés, Mateo
Zalamea León, Francisco Javier; Llosa Espuny, José Francisco; Ayguadé Parra, Eduard; Valero Cortés, Mateo
 

Coordination

 

Supporters