Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/101126

Reducing wire delay penalty through value prediction
Parcerisa Bundó, Joan Manuel; González Colás, Antonio María
Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors
-Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors
-Computer architecture
-Logic design
-Delays
-Workstation clusters
-Arquitectura d'ordinadors
-Estructura lògica
Artículo - Versión publicada
Objeto de conferencia
Institute of Electrical and Electronics Engineers (IEEE)
         

Mostrar el registro completo del ítem

Documentos relacionados

Otros documentos del mismo autor/a

Lucas Casamayor, Enrique de; Marcuello Pascual, Pedro; Parcerisa Bundó, Joan Manuel; González Colás, Antonio María
Anglada Sánchez, Martí; de Lucas Casamayor, Enrique; Parcerisa Bundó, Joan Manuel; Aragón Alcaraz, Juan Luis; González Colás, Antonio María
Anglada Sánchez, Martí; de Lucas Casamayor, Enrique; Parcerisa Bundó, Joan Manuel; Aragón, Juan Luis; Marcuello Pascual, Pedro; González Colás, Antonio María
Bieschewski, Stefan; Parcerisa Bundó, Joan Manuel; González Colás, Antonio María
Canal Corretger, Ramon; Parcerisa Bundó, Joan Manuel; González Colás, Antonio María