Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/99694

Validating a timing simulator for the NGMP multicore processor
Jalle Ibarra, Javier; Abella Ferrer, Jaume; Fossati, Luca; Zulianello, Marco; Cazorla Almeida, Francisco Javier
Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions
Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors
Computer programs -- Testing
Integrated circuits -- Design and construction
Cost effectiveness
Integrated circuit design
Software testing
Space flight
Systems analysis
Timing circuits
Abstraction level
Architectural improvements
Cost effective design
European Space Agency
Multi-core processor
Multi-core systems
Software developer
Timing simulations
Programes d'ordinador -- Control de qualitat
Circuits integrats -- Disseny i construcció
info:eu-repo/semantics/submittedVersion
info:eu-repo/semantics/conferenceObject
European Space Agency (ESA)
         

Mostrar el registro completo del ítem

Documentos relacionados

Otros documentos del mismo autor/a

Jalle Ibarra, Javier; Abella Ferrer, Jaume; Quiñones, Eduardo; Fossati, Luca; Zulianello, Marco; Cazorla Almeida, Francisco Javier
Jalle Ibarra, Javier; Fernández, Mikel; Abella, Jaume; Andersson, Jan; Patte, Mathieu; Fossati, Luca; Zulianello, Marco; Cazorla Almeida, Francisco Javier
Jalle Ibarra, Javier; Quiñones, Eduardo; Abella, Jaume; Fossati, Luca; Zulianello, Marco; Cazorla Almeida, Francisco Javier
Fernández, Gabriel; Abella Ferrer, Jaume; Quiñones, Eduardo; Fossati, Luca; Zulianello, Marco; Vardanega, Tullio; Cazorla Almeida, Francisco Javier
Jalle Ibarra, Javier; Kosmidis, Leonidas; Abella Ferrer, Jaume; Quiñones, Eduardo; Cazorla Almeida, Francisco Javier