To access the full text documents, please follow this link: http://hdl.handle.net/2117/81051

Synthesis of timing paths with delays adaptable to integrated circuit variability
Moreno Vega, Alberto
Universitat Politècnica de Catalunya. Departament de Ciències de la Computació; Cortadella Fortuny, Jordi
Àrees temàtiques de la UPC::Informàtica
Integrated circuits
variabilitat
camí crític
process corner
beam search
ring oscillator
rellotges adaptatius
llibreria de standard cells
Variability
critical path
process corner
adaptive clocks
standard cell library
Circuits integrats
info:eu-repo/semantics/masterThesis
Universitat Politècnica de Catalunya
         

Show full item record

Related documents

Other documents of the same author

Cortadella Fortuny, Jordi; Lavagno, Luciano; López Muñoz, Pedro; Lupon Navazo, Marc; Moreno Vega, Alberto; Roca Pérez, Antoni; Sapatnekar, Sachin S.
Cortadella Fortuny, Jordi; Lavagno, Luciano; López Muñoz, Pedro; Lupon Navazo, Marc; Moreno Vega, Alberto; Roca Pérez, Antoni; Sapatnekar, Sachin S.
 

Coordination

 

Supporters