Per accedir als documents amb el text complet, si us plau, seguiu el següent enllaç: http://hdl.handle.net/2117/27265

Area-optimal transistor folding for 1-D gridded cell design
Cortadella Fortuny, Jordi
Universitat Politècnica de Catalunya. Departament de Ciències de la Computació; Universitat Politècnica de Catalunya. ALBCOM - Algorismia, Bioinformàtica, Complexitat i Mètodes Formals
Àrees temàtiques de la UPC::Enginyeria electrònica::Components electrònics::Transistors
Transistors
Cell generation
Design for manufacturability
Linear programming
Transistor folding
Transistor sizing
Transistors
info:eu-repo/semantics/submittedVersion
Article
         

Mostra el registre complet del document

Documents relacionats

Altres documents del mateix autor/a

Cortadella Fortuny, Jordi; San Pedro Martín, Javier de; Nikitin, Nikita; Petit Silvestre, Jordi
Cortadella Fortuny, Jordi; Petit Silvestre, Jordi; Gómez Fernández, Sergio; Moll Echeto, Francisco de Borja
Carmona Vargas, Josep; Cortadella Fortuny, Jordi
Carmona Vargas, Josep; Julvez Bueno, Jorge Emilio; Cortadella Fortuny, Jordi; Kishinevsky, Mike