Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/27265

Area-optimal transistor folding for 1-D gridded cell design
Cortadella Fortuny, Jordi
Universitat Politècnica de Catalunya. Departament de Ciències de la Computació; Universitat Politècnica de Catalunya. ALBCOM - Algorismia, Bioinformàtica, Complexitat i Mètodes Formals
Àrees temàtiques de la UPC::Enginyeria electrònica::Components electrònics::Transistors
Transistors
Cell generation
Design for manufacturability
Linear programming
Transistor folding
Transistor sizing
Transistors
info:eu-repo/semantics/submittedVersion
Artículo
         

Mostrar el registro completo del ítem

Documentos relacionados

Otros documentos del mismo autor/a

Cortadella Fortuny, Jordi; San Pedro Martín, Javier de; Nikitin, Nikita; Petit Silvestre, Jordi
Cortadella Fortuny, Jordi; Petit Silvestre, Jordi; Gómez Fernández, Sergio; Moll Echeto, Francisco de Borja
Carmona Vargas, Josep; Cortadella Fortuny, Jordi
Beer, Salomon; Cannizzaro, Marco; Cortadella Fortuny, Jordi; Ginosar, Ran; Lavagno, Luciano