Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2099.1/24216

Optimización y paralelización del simulador del hardware de TaskSuperscalar
Morales Pérez, Cristian
Universitat Politècnica de Catalunya. Departament d’Arquitectura de Computadors; Álvarez Martínez, Carlos; Jiménez González, Daniel
[CASTELLÀ] El objetivo de este proyecto es reducir al máximo los tiempos de ejecución del simulador del TaskSuperscalar (TSS) mediante técnicas de optimización y paralelización. El TSS es un hardware en desarrollo, el cual intenta explotar al máximo el paralelismo existente entre tareas.
[ANGLÈS] The purpose of this project is to reduce the execution times of the simulator of the TaskSuperscalar (TSS) with optimization and parallelization techniques. The TSS is a hardware on development, which exploit the parallelism between tasks.
Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors
Computer architecture
optimización
paralelización
TaskSuperscalar
simulador
optimization
parallelization
simulator
Arquitectura d'ordinadors
info:eu-repo/semantics/bachelorThesis
Universitat Politècnica de Catalunya
         

Mostrar el registro completo del ítem