Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/24966

Interleaved Scrambling Technique: A Novel Low-Power Security Layer for Cache Memories
Neagu, Madalin; Manich Bou, Salvador; Miclea, Liviu
Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica; Universitat Politècnica de Catalunya. QINE - Disseny de Baix Consum, Test, Verificació i Tolerància a Fallades
Àrees temàtiques de la UPC::Informàtica::Sistemes d'informació::Emmagatzematge i recuperació de la informació
Computer security
Cache memory
data scrambling
cache memories
memory security
Seguretat informàtica
Memòria cau
info:eu-repo/semantics/publishedVersion
info:eu-repo/semantics/conferenceObject
Institute of Electrical and Electronics Engineers (IEEE)
         

Mostrar el registro completo del ítem

Documentos relacionados

Otros documentos del mismo autor/a

Neagu, Madalin; Miclea, Liviu; Manich Bou, Salvador
Neagu, Madalin; Manich Bou, Salvador; Miclea, Liviu
Manich Bou, Salvador; Wamser, Markus S.; Sigl, Georg