All-digital simple clock synthesis through a glitch-free variable-length ring oscillator

Inicio | ¿Qué es? | Contacto

English | Català

Consultar RECERCAT

Por comunidades y
colecciones Por fecha Por autores Por títulos Por temas (CDU)

Consultar departamento

Por fecha Por autores Por títulos Por temas (CDU)

Estadisticas

Del documento Todo RECERCAT

Mi RECERCAT

Entrar Alertas por correo-e

Directorio de otros repositorios

RECERCAT Principal > Universitat Politècnica de Catalunya > Documents de recerca > Visualizar documento

Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/24765

dc.contributor	Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica
dc.contributor	Universitat Politècnica de Catalunya. Departament d'Enginyeria de Sistemes, Automàtica i Informàtica Industrial
dc.contributor	Universitat Politècnica de Catalunya. HIPICS - Grup de Circuits i Sistemes Integrats d'Altes Prestacions
dc.contributor.author	Pérez Puigdemont, Jordi
dc.contributor.author	Moll Echeto, Francisco de Borja
dc.contributor.author	Calomarde Palomino, Antonio
dc.date	2014-02-01
dc.identifier.citation	Perez, J.; Moll, F.; Calomarde, A. All-digital simple clock synthesis through a glitch-free variable-length ring oscillator. "IEEE transactions on circuits and systems II: express briefs", 01 Febrer 2014, vol. 61, núm. 2, p. 90-94.
dc.identifier.citation	1549-7747
dc.identifier.citation	10.1109/TCSII.2014.2299096
dc.identifier.uri	http://hdl.handle.net/2117/24765
dc.language.iso	eng
dc.rights	info:eu-repo/semantics/openAccess
dc.subject	Àrees temàtiques de la UPC::Enginyeria electrònica
dc.subject	Electric engineering
dc.subject	Clocks
dc.subject	digital circuits
dc.subject	digital integrated circuits
dc.subject	field programmable gate arrays
dc.subject	ring oscillators
dc.subject	semiconductor device reliability
dc.subject	DELAY-LINE
dc.subject	OPERATION
dc.subject	DESIGN
dc.subject	Enginyeria electrònica -- Aparells i accessoris
dc.title	All-digital simple clock synthesis through a glitch-free variable-length ring oscillator
dc.type	info:eu-repo/semantics/publishedVersion
dc.type	info:eu-repo/semantics/article
dc.description.abstract	This brief presents a simple all-digital variable-length ring oscillator (VLRO) design that is capable of synchronously changing the output frequency while keeping a signal free of glitches or spurious oscillations at the frequency transitions. The correct operation of the proposed VLRO has been experimentally validated on a 90-nm Xilinx Spartan-3E field-programmable gate array, showing the ability to switch between 16 different frequencies (from 24.1 to 321 MHz for the nominal core supply voltage) under different supply voltages with the expected behavior.

Mostrar el registro sencillo del ítem

Documentos relacionados

Otros documentos del mismo autor/a

Closed loop controlled ring oscillator: a variation tolerant self-adaptive clock generation architecture

Pérez Puigdemont, Jordi; Calomarde Palomino, Antonio; Moll Echeto, Francisco de Borja

Variation tolerant self-adaptive clock generation architecture based on a ring oscillator

Pérez Puigdemont, Jordi; Calomarde Palomino, Antonio; Moll Echeto, Francisco de Borja

All-digital self-adaptive PVTA variation aware clock generation system for DFS

Pérez Puigdemont, Jordi; Calomarde Palomino, Antonio; Moll Echeto, Francisco de Borja

Measuring the tolerance of self-adaptive clocks to supply voltage noise

Pérez Puigdemont, Jordi; Moll Echeto, Francisco de Borja; Cortadella, Jordi

New redundant logic design concept for high noise and low voltage scenarios

García Leyva, Lancelot; Andrade Miceli, Dennis Michael; Gómez Fernández, Sergio; Calomarde Palomino, Antonio; Moll Echeto, Francisco de Borja; Rubio Sola, Jose Antonio

Accesibilidad | Aviso legal | Política de Cookies | Documentos de uso interno

Coordinación

Patrocinio