Behavior characterization of the shared last-level cache in a chip multiprocessor

All of RECERCAT

To access the full text documents, please follow this link: http://hdl.handle.net/2099.1/23771

dc.contributor	Llaberia Griñó, José M.
dc.contributor	Monreal Arnal, Teresa
dc.contributor.author	Benedicte Illescas, Pedro
dc.date	2014-06-27
dc.identifier.citation	101369
dc.identifier.uri	http://hdl.handle.net/2099.1/23771
dc.language.iso	eng
dc.publisher	Universitat Politècnica de Catalunya
dc.rights	info:eu-repo/semantics/openAccess
dc.subject	Àrees temàtiques de la UPC::Informàtica
dc.subject	Multiprocessors
dc.subject	multiprocessador
dc.subject	cache
dc.subject	reemplaçament
dc.subject	multiprocessor
dc.subject	cache
dc.subject	replacement
dc.subject	Multiprocessadors
dc.title	Behavior characterization of the shared last-level cache in a chip multiprocessor
dc.type	info:eu-repo/semantics/bachelorThesis
dc.description.abstract	[CATALÀ] Aquest projecte consisteix a analitzar diferents aspectes de la jerarquia de memòria i entendre la seva influència al rendiment del sistema. Els aspectes que s'analitzaran són els algorismes de reemplaçament, els esquemes de mapeig de memòria i les polítiques de pàgina de memòria.
dc.description.abstract	[ANGLÈS] This project consists in analyzing different aspects of the memory hierarchy and understanding its influence in the overall system performance. The aspects that will be analyzed are cache replacement algorithms, memory mapping schemes and memory page policies.