|
Title:
|
Development of digitally controlled RF device for verification of up to N-ports Vector Network Analyzer;
Desarrollo de dispositivo RF controlado digitalmente para la verificación de analizador vectorial de redes de hasta N puertas;
Desenvolupament de dispositiu RF controlat digitalment per la verificació d'analitzador vectorial de xarxes amb fins N portes
|
|
Author:
|
Mateen, Muhammad Ahsan
|
|
Other authors:
|
Universitat Politècnica de Catalunya. Departament de Teoria del Senyal i Comunicacions; Technische Universität Darmstadt; Landgraf, Siegfried |
|
Abstract:
|
[ANGLÈS] In this work, electronic verification of Vector-Network-Analyzer calibration is presented. Three approaches to implement electronic verification are proposed. This thesis also includes designing explanations, simulations and experimental results demonstrates that stability and accuracy of proposed verification device. In addition, verification algorithm in charge of computing verification results is proposed. These results are captured in metrics, which can be analysed by the operator in order to determinate calibration state. |
|
Abstract:
|
[CASTELLÀ] En este trabajo, la verificación electrónica de la calibración de analizador vectorial de redes es presentada. Tres maneras de implementar verificación son propuestos. Esta tesis también incluye explicaciones sobre el diseño, simulaciones y resultados experimentales que demuestran la estabilidad y exactitud del dispositivo propuesto. Además, algoritmo de verificación a cargo de calcular resultados es presentado. Estos resultados son capturados en métricas que pueden ser analizados por el operador para determinar el estado de la calibración. |
|
Abstract:
|
[CATALÀ] En aquest treball, la verificació electrònica de la calibració d'analitzador vectorial de xarxes és presentada. Tres maneres d'implementar verificació són proposats. Aquesta tesi també inclou explicacions sobre el disseny, simulacions i resultats experimentals que demostrant l'estabilitat i exactitud del dispositiu proposat. A més, algoritme de verificació a càrrec de calcular resultats és presentat. Aquests resultats son capturats en mètriques que poden ser analitzats per l'operador per tal determinar l'estat de la calibració. |
|
Subject(s):
|
-Àrees temàtiques de la UPC::Enginyeria electrònica::Instrumentació i mesura
-Calibration
-Printed circuits
-Measuring instruments
-Verification
-Vector-Network-Analyzer
-Verificación
-Calibración
-Analizador vectorial de redes
-Calibratge
-Circuits impresos
-Mesurament -- Instruments |
|
Rights:
|
|
|
Document type:
|
Bachelor Thesis |
|
Published by:
|
Universitat Politècnica de Catalunya
|
|
Share:
|
|
